Las tres primeras generaciones de procesadores para consumidores de Intel que implementan núcleos de CPU híbridos. Los tienen dispuestos a lo largo de un ringbus, compartiendo caché L3. Por lo general, los núcleos P de mayor tamaño se sitúan en una región de la matriz y los núcleos E en la otra. Desde la perspectiva del bus en anillo bidireccional, las paradas en anillo seguirían el siguiente orden: la mitad de los núcleos P, la mitad de los clústeres de núcleos E, la iGPU, la otra mitad de los núcleos E, la otra mitad de los núcleos P y el Uncore. Intel planea reorganizar los clústeres de núcleos P y E en «Arrow Lake-S».
Intel planea dispersar los clústeres de núcleos E entre los núcleos P. De este modo, un núcleo P iría seguido de un núcleo E. De este modo, habrá un núcleo P seguido de un núcleo E, dos núcleos P, otro núcleo E, un único núcleo P y una repetición de este patrón. El usuario de Twitter Kepler_L2 ilustra el aspecto que habría tenido «Raptor Lake» si Intel le hubiera aplicado esta disposición. La dispersión de los clústeres de núcleos E entre los núcleos P tiene dos posibles ventajas. Por un lado, se reduciría la latencia media entre una parada en anillo de un núcleo P y una parada en anillo de un clúster de núcleos E; y, por otro, también habría ciertas ventajas térmicas, sobre todo en los juegos, ya que se reduce la concentración de calor en una región de la matriz.
Cada núcleo P estaría a no más de una parada de anillo de un clúster de núcleos E, lo que debería beneficiar la migración de hilos entre los dos tipos de núcleos. Thread Director prefiere los núcleos E, y cuando una carga de trabajo sobrepasa un núcleo E, se gradúa a un núcleo P. Esta migración de núcleos E a núcleos P debería reducir las latencias con la nueva disposición.
